[1]凌朝东,刘蓉,林旭.用CPLD实现的FIR滤波器[J].华侨大学学报(自然科学版),2001,22(1):76-79.[doi:10.3969/j.issn.1000-5013.2001.01.017]
　Ling Chaodong,Liu Rong,Lin Xu.Implementation of a FIR Filter by Using CPLD[J].Journal of Huaqiao University(Natural Science),2001,22(1):76-79.[doi:10.3969/j.issn.1000-5013.2001.01.017]
点击复制

用CPLD实现的FIR滤波器()
分享到：

《华侨大学学报（自然科学版）》[ISSN:1000-5013/CN:35-1079/N]

卷:
第22卷
期数:
2001年第1期
页码:
76-79
栏目:
出版日期:
2001-01-20

文章信息/Info

Title:
Implementation of a FIR Filter by Using CPLD
文章编号:
1000-5013(2001)01-0076-04
作者:
凌朝东; 刘蓉; 林旭
华侨大学信息科学与工程学院, 泉州362011
Author(s):
Ling Chaodong;  Liu Rong;  Lin Xu
Dept. of Info. Sci. & Eng., Huaqiao Univ., 362011, Quanzhou
关键词:
CPLD;  FIR数字滤波器;  窗函数;  乘法器;  串联加法器
Keywords:
CPLD;  FIR filter;  window function;  multiplier;  series adder
分类号:
TN713+.7; TP332.
DOI:
10.3969/j.issn.1000-5013.2001.01.017
摘要:
介绍一种用在系统可编程逻辑器件 (CPL D)设计 FIR滤波器的方案 .该方案采用 L attice公司 isp L SI CPL D芯片,并利用窗函数法实现线性 FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性 .设计一个十阶低通 FIR数字滤波器,并通过软件程序进行仿真验证和硬件实测 .结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求
Abstract:
This paper presents a way of designing FIR filter, using CPLD. It realized a hardware circuit of linear digital FIR filter by the chips of lattice ispLSI and the method of window function. Thus the real time performance of FIR digital filter is increased. Simulation verification and hardware measurement are given on a tenth order and lowpass digital FIR filter through software program. The results have shown that the operation of the circuit is able to meet the requirement of design, with high reliability, good real time performance and enough flexibility

参考文献/References:

[1] 吴镇场. 数字信号处理的原理与实现 [M]. 南京:东南大学出版社, 1997.151-163.
[2] 潘松. CPLD/FPGA在电子设计中的应用前景 [J]. 电子技术应用, 1999(7):4-7.doi:10.3969/j.issn.0258-7998.1999.07.002.
[3] 彭启琮, 李玉柏, 管 庆. DSP与实时数字信号处理 [M]. 成都:电子科技大学出版社, 1995.114-124.
[4] 王世一. 数字信号处理 [M]. 北京:北京理工大学出版社, 1997.225-239, 248-258.
[5] 杨晖, 张凤言. 大规模可编程逻辑器件与数字系统设计 [M]. 北京:北京航空航天大学出版社, 1998.148-156.

更新日期/Last Update: 2014-03-23